Nội dung bài viết
Các bóng bán dẫn nanostack của IBM có thể tăng hiệu suất chip hoặc tiết kiệm năng lượng. Kiến trúc chip mới của IBM có thể tích hợp gần 100 tỷ bóng bán dẫn trên một con chip có kích thước bằng móng tay con người, gần gấp đôi mật độ bóng bán dẫn của thế hệ công nghệ chip trước đây của công ty.
Sự cải thiện về hiệu suất tính toán chip và hiệu quả sử dụng năng lượng đến từ những gì IBM mô tả là “công nghệ chip dưới 1 nanomet đầu tiên trên thế giới” dành cho các trung tâm dữ liệu AI.
Jay Gambetta, giám đốc bộ phận Nghiên cứu của IBM và IBM Fellow, cho biết trong một cuộc họp báo trước truyền thông: “Đây không chỉ là một bước tăng dần mà còn là một bước nhảy vọt có ý nghĩa”.
Ông mô tả công nghệ chip mới là “hướng tới một tương lai nơi điện toán trở nên mạnh mẽ hơn đáng kể mà không cần tăng năng lượng tương ứng”.
Thật đáng để giải thích “công nghệ chip dưới 1 nanomet đầu tiên trên thế giới” nghĩa là gì, bởi vì việc xây dựng các chip hoạt động đáng tin cậy với bóng bán dẫn và các tính năng khác nhỏ hơn 1 nanomet là không thực tế do các hạn chế vật lý khác nhau.
Thay vào đó, IBM về cơ bản đang tuyên bố rằng kiến trúc “nanostack” mới của họ có thể mang lại những cải tiến về hiệu suất tính toán như mong đợi nếu một giải pháp lý thuyết chip có thể được chế tạo với các tính năng vật lý nhỏ hơn 1 nanomet.
Cụ thể, IBM mô tả công nghệ chip mới của họ đang được xây dựng ở nút 0,7 nanomet, được đặt tên là nút 7 angstrom vì 1 nanomet bao gồm 10 angstrom. Nhưng hãy nhớ rằng số nút như vậy không liên quan gì đến kích thước vật lý thực tế của các tính năng chip của IBM.
Các thế hệ chip cũ hơn được phát triển vào những năm 1970 và 1980 có các đặc điểm vật lý với kích thước khớp với số trong tên nút hoặc quy trình công nghệ chip của chúng—chẳng hạn như các chip được sản xuất tại nút 180 nanomet—nhưng điều đó đã không xảy ra trong nhiều thập kỷ và chắc chắn không xảy ra đối với các thế hệ chip mới nhất được chế tạo bằng quy trình 3 nanomet hoặc 2 nanomet.
Để khắc phục các giới hạn về quy mô vật lý mà các nhà thiết kế chip hiện đại phải đối mặt, kiến trúc ngăn xếp nano mới của IBM xếp chồng các bóng bán dẫn theo chiều dọc theo một bố cục so le để đóng gói nhiều bóng bán dẫn hơn vào cùng một không gian chip.
Kiến trúc ngăn xếp nano được xây dựng dựa trên sự phát triển trước đây của công ty về bóng bán dẫn tấm nano, mở đường cho nút chip 2 nanomet được giới thiệu vào năm 2021. Đơn vị cơ bản của kiến trúc ngăn xếp nano của IBM bao gồm hai bóng bán dẫn xếp chồng lên nhau và liên kết với nhau.
E ach bóng bán dẫn bao gồm ba tấm nano dày 5 nanomet, tương đương với khoảng 15 hàng nguyên tử silicon. Ngoài ra còn có khoảng cách khoảng 9 nanomet ngăn cách mỗi nanosheet.
Theo dự đoán từ các báo cáo kỹ thuật đã công bố của công ty, kiến trúc ngăn xếp nano có thể mở đường cho hiệu suất tính toán cao hơn 50% hoặc hiệu suất năng lượng cao hơn 70% so với thế hệ chip nút 2 nanomet trước đây của IBM.
Công ty đã giới thiệu kiến trúc bóng bán dẫn nanostack của mình tại Hội nghị chuyên đề IEEE năm 2025 về Công nghệ và Mạch VLSI được tổ chức tại Kyoto, Nhật Bản.
Các nhà nghiên cứu của IBM cũng cho thấy kiến trúc nanostack có thể cải thiện 40% khả năng mở rộng quy mô cho bộ nhớ truy cập ngẫu nhiên tĩnh (SRAM) trong hội nghị chuyên đề VLSI 2026.
SRAM cho phép thực hiện các thao tác đọc và ghi nhanh nhưng tốn nhiều năng lượng, điều này rất quan trọng trong nhiều ứng dụng AI.
Việc cải thiện bộ nhớ có thể được thực hiện thông qua thiết kế kênh so le cho các ô bit SRAM của chip—các đơn vị lưu trữ bộ nhớ bao gồm sáu bóng bán dẫn—giúp giảm 40% chiều cao ô tổng thể và cho phép nén nhiều SRAM hơn vào cùng một không gian chip.
Đó có lẽ sẽ là tin vui cho các nhà thiết kế chip đang tìm cách hỗ trợ khối lượng công việc AI, do tỷ lệ SRAM đã giảm đáng kể trong các thế hệ công nghệ chip gần đây. Ví dụ: khả năng mở rộng SRAM chỉ cải thiện vài phần trăm giữa thế hệ chip 3 nanomet và thế hệ chip 2 nanomet, Gambetta giải thích.
Gambetta cho biết: “Thành tựu 40% này cuối cùng sẽ tự công nghiệp hóa quy trình làm việc AI, vốn đòi hỏi băng thông cao hơn và hiệu quả cao hơn”.
Là một công ty thực hiện nghiên cứu công nghệ chip, IBM không sản xuất chip thương mại có thể sử dụng trong các trung tâm dữ liệu AI hoặc thiết bị tiêu dùng.
Thay vào đó, IBM đã hợp tác với các công ty bán dẫn như Rapidus ở Nhật Bản để sản xuất hàng loạt thế hệ chip nút 2 nanomet trước đây dựa trên kiến trúc nanosheet hoặc để thương mại hóa công nghệ liên quan trong quan hệ đối tác khác với Samsung ở Hàn Quốc.
Các công ty khác đã tiếp nối công việc tiên phong của IBM mà không có bất kỳ sự hợp tác trực tiếp nào. Ví dụ, TSMC của Đài Loan đã độc lập phát triển các bóng bán dẫn nanosheet cho công nghệ nút 2 nanomet độc quyền của riêng mình.
Huiming Bu cho biết: “Nanosheet đã trở thành nền tảng của thế hệ mở rộng bóng bán dẫn tiếp theo”. phó chủ tịch bộ phận R&D toàn cầu của IBM Semiconductors và IBM Research, trong cuộc họp báo truyền thông.
“Ngày nay, nanosheet được tất cả các xưởng đúc hàng đầu áp dụng cho hầu hết các chip 3 nanomet và tất cả các chip 2 nanomet.” IBM từ chối nêu tên các công ty cụ thể mà họ có thể hợp tác để thương mại hóa công nghệ nút dưới 1 nanomet mới nhất.
Nhưng Bu hy vọng rằng các chip thương mại được sản xuất ở nút dưới 1 nanomet và kết hợp kiến trúc ngăn xếp nano mới nhất có thể bắt đầu được sản xuất sớm nhất là trong vòng 5 năm tới và rất có thể là trong vòng một thập kỷ.
Bu nói: “Nó sẽ thay thế nanosheet như xu hướng chủ đạo hiện nay trong các xưởng đúc hàng đầu, cho dù đó là CPU hay GPU”. “Trong vòng một thập kỷ, điều này sẽ trở thành một xu hướng chủ đạo khác mà chúng tôi đã phát minh ra và giúp ngành công nghiệp chuyển đổi.”
Gợi ý thực hành:
1. Theo dõi thông báo từ cơ quan địa phương tại California.
2. Kiểm tra nguồn chính thức trước khi chia sẻ lại thông tin.